우리 중 한 사람(Levi)은 반도체 작업을 하고 다른 한 사람(Aeppli)은 X선 작업을 합니다. 그래서 이 문제를 고민한 후 X선을 사용하여 칩을 비파괴적으로 이미지화하는 것을 고려했습니다. 의료용 X선 스캐너에서 사용되는 해상도를 넘어서야 합니다. 그러나 필요한 해결이 가능하다는 것은 분명했습니다. 그 순간 우리가 “칩 스캔” 프로젝트라고 부르는 것이 탄생했습니다.
우리의 첫 번째 기술인 ptychographic X-ray 컴퓨터 단층 촬영은 칩 상호 연결의 상세한 3D 이미지를 구성하는 22나노미터 Intel 프로세서의 일부에서 먼저 테스트되었습니다.SLS-USC 칩스캔팀
몇 년 후, 우리는 가장 진보되고 복잡한 프로세서의 전체 상호 연결 구조를 파괴하지 않고 매핑하는 것을 가능하게 했습니다. 지금은 이 프로세스가 하루 이상이 걸리지만 향후 몇 년 동안의 개선으로 몇 시간 내에 전체 칩을 매핑할 수 있을 것입니다.
ptychographic X-ray laminography라고 하는 이 기술을 사용하려면 세계에서 가장 강력한 X-ray 광원에 액세스해야 합니다. 그러나 이러한 시설의 대부분은 편리하게도 고급 칩 설계가 많이 일어나는 곳 가까이에 있습니다. 따라서 이 기술에 대한 액세스가 확장됨에 따라 결함, 실패 또는 사악한 속임수가 숨길 수 없습니다.
추구하기로 결정한 후 이 접근 방식에서 우리의 첫 번째 업무는 최첨단 X선 기술이 무엇을 할 수 있는지 확립하는 것이었습니다. 그것은 우리 중 한 명(Aeppli)이 일하는 스위스의 Paul Scherrer Institute(PSI)에서 수행되었습니다. PSI는 지금까지 구축된 간섭성 X선의 가장 밝은 15가지 소스 중 하나인 스위스 광원(SLS) 싱크로트론의 본거지입니다.
Coherent X-ray는 레이저 포인터에서 나오는 고도로 시준된 광선이 모든 곳에서 방출되는 빛과 다른 것과 마찬가지로 의료 또는 치과 진료실에서 사용되는 것과 다릅니다. 백열 전구에서 지시. SLS 및 이와 유사한 시설은 전자를 거의 빛의 속도로 먼저 가속하여 매우 일관된 X선 광자 빔을 생성합니다. 그런 다음 자기장이 전자를 편향시켜 원하는 X선 생성을 유도합니다.
SLS로 무엇을 할 수 있는지 알아보기 위해 다분야 팀은 지역 상점에서 약 US $50에 Intel Pentium G3260 프로세서를 구입하고 실리콘을 노출시키기 위해 포장을 제거했습니다. . (이 CPU는 22나노 CMOS FinFET 기술을 사용하여 제조되었습니다).
그런 칩들이 다 그렇듯이 G3260의 트랜지스터도 실리콘으로 되어있지만 회로를 형성하기 위해 그들을 연결하는 금속 인터커넥트의 배열. 최신 프로세서에서 상호 연결은 15개 이상의 레이어로 구성되며 위에서 보면 도시의 거리 그리드 지도처럼 보입니다. 실리콘에 더 가까운 더 낮은 층은 오늘날의 가장 진보된 칩에서 불과 나노미터 간격으로 매우 미세한 기능을 가지고 있습니다. 인터커넥트 레이어를 올라갈수록 피처는 더 희박해지고 커집니다. 상단에 도달할 때까지 전기 접촉 패드가 칩을 패키지에 연결합니다.
우리는 G3260에서 10마이크로미터 너비의 실린더를 잘라내어 조사를 시작했습니다. 우리는 이 파괴적인 조치를 취해야 했습니다. 왜냐하면 그것이 일을 크게 단순화했기 때문입니다. 10마이크로미터는 SLS 광자의 침투 깊이의 절반 미만이므로 이 작은 것으로 우리는 기둥을 통과하는 충분한 광자를 감지하여 내부에 무엇이 있는지 확인할 수 있습니다.
우리는 샘플을 기계식 스테이지에 올려 원통형 축을 중심으로 회전시킨 다음 측면을 통해 일관된 X선 빔을 발사했습니다. 샘플이 회전함에 따라 2μm 너비의 스폿이 겹치는 패턴으로 조명을 비췄습니다.
각 조명 지점에서 간섭성 X선이 칩의 구불구불한 구리 상호 연결 타워를 통과할 때 회절되어 검출기에 패턴을 투사하고 후속 작업을 위해 저장되었습니다. 처리. 기록된 투영에는 3차원 구조를 결정하기 위해 X선이 통과한 물질에 대한 충분한 정보가 포함되어 있습니다. 이 접근 방식을 ptychographic X-ray 컴퓨터 단층 촬영(PXCT)이라고 합니다. Ptychography는 빛의 간섭 패턴을 통해 무언가의 이미지를 생성하는 계산 프로세스입니다.
슬릿을 통해 빛을 비추는 대신 가까이에 있는 한 쌍의 물체(효과적으로 포인트가 될 정도로 작은 물체)에 빛을 비추면 다른 결과를 얻을 수 있습니다. 무늬. 빔에서 개체가 어디에 있는지는 중요하지 않습니다. 그들이 서로 같은 거리를 유지하는 한, 당신은 그것들을 이리저리 움직일 수 있고 당신은 같은 패턴을 얻을 것입니다.
이러한 현상 중 어느 것도 마이크로칩에서 상호 연결의 엉킴을 재구성하도록 허용하지 않습니다. 그러나 그것들을 결합하면 어떻게 작동하는지 알게 될 것입니다. 한 쌍의 물체를 슬릿 안에 넣습니다. 결과 간섭 패턴은 슬릿과 물체의 조합으로 인한 회절에서 파생되어 슬릿의 너비, 물체 사이의 거리, 물체와 슬릿의 상대 위치에 대한 정보를 나타냅니다. 두 점을 약간 움직이면 간섭 패턴이 이동합니다. 그리고 물체가 슬릿 내에서 정확히 어디에 있는지 계산할 수 있게 해주는 것은 바로 그 이동입니다.
모든 실제 샘플은 복잡한 X선 산란 패턴을 생성하는 점 같은 개체 집합으로 처리될 수 있습니다. 이러한 패턴은 점 같은 개체가 2차원으로 배열되는 방식을 추론하는 데 사용할 수 있습니다. 그리고 이 원리는 빔 내에서 샘플을 회전시켜 사물을 3차원으로 매핑하는 데 사용할 수 있습니다. 이 과정을 단층 촬영 재구성이라고 합니다.
필요한 해상도에서 구조를 매핑하기에 충분한 데이터를 수집하도록 설정되어 있는지 확인해야 합니다. 분해능은 X선 파장, 검출기의 크기 및 기타 몇 가지 매개변수에 의해 결정됩니다. 0.21nm 파장 X선을 사용하는 SLS를 사용한 초기 측정의 경우 13nm의 목표 분해능에 도달하기 위해 검출기를 샘플에서 약 7m 떨어진 곳에 배치해야 했습니다.
2017년 3월에 인텔 펜티엄 G3260 프로세서에서 구리 상호 연결의 매우 예쁜 3D 이미지를 게시하여 집적 회로의 비파괴 이미징에 PXCT를 사용하는 것을 시연했습니다. 이러한 이미지는 이 CMOS 집적 회로에서 전기적 상호 연결의 3차원적 특성과 복잡성을 보여줍니다. 그러나 그들은 또한 층 사이의 금속 연결의 불완전성과 구리와 그 주위의 실리카 유전체 사이의 거칠기와 같은 흥미로운 세부 사항을 포착했습니다.
이 원리 증명 시연만으로도 이 기술이 고장 분석, 설계 검증 및 품질 관리에 잠재력이 있음이 분명했습니다. 그래서 우리는 PXCT를 사용하여 다른 회사의 기술로 제작된 칩에서 잘라낸 비슷한 크기의 실린더를 조사했습니다. 결과 3D 재구성의 세부 사항은 IC 고유의 지문과 같았으며 칩을 제조하는 데 사용된 제조 공정에 대해서도 많은 것을 드러냈습니다.
X선 침투 깊이가 약 30 µm에 불과할 때 가장 먼저 처리해야 할 것은 전체 10밀리미터 너비의 칩을 스캔하는 방법이었습니다. 우리는 먼저 칩을 빔에 대해 비스듬히 기울여 이 문제를 해결했습니다. 다음으로 칩 평면에 수직인 축을 중심으로 샘플을 회전했습니다. 동시에 우리는 래스터 패션으로 그것을 옆으로 옮겼습니다. 이를 통해 빔으로 칩의 모든 부분을 스캔할 수 있었습니다.
이 과정에서 매 순간 칩을 통과한 X선이 IC 내부의 물질에 의해 산란되어 회절 패턴을 생성합니다. PXCT와 마찬가지로 겹치는 조명 지점의 회절 패턴에는 X선이 통과한 내용에 대한 중복 정보가 포함되어 있습니다. 이미징 알고리즘은 측정된 모든 회절 패턴과 가장 일치하는 구조를 추론합니다. 이들로부터 우리는 전체 칩의 내부를 3D로 재구성할 수 있습니다.
새로운 종류의 현미경을 개발할 때는 두말할 필요도 없이 고민이 많습니다. 정밀한 동작 단계 및 위치 측정을 포함하여 안정적인 기계적 설계가 있어야 합니다. 그리고 빔이 칩의 각 지점과 이어지는 회절 패턴을 비추는 방법을 자세히 기록해야 합니다. 이러한 문제 및 기타 문제에 대한 실용적인 솔루션을 찾는 데 14명의 엔지니어와 물리학자로 구성된 팀의 노력이 필요했습니다. PyXL의 기하학은 또한 수집된 데이터를 해석하기 위해 새로운 알고리즘을 개발해야 했습니다. 힘든 작업이었지만 2018년 말까지 16nm IC를 성공적으로 조사하여 2019년 10월에 결과를 발표했습니다.
오늘날의 최첨단 프로세서는 최소한의 인터커넥트를 가질 수 있습니다. 30 nm 떨어져 있고 우리 기술은 적어도 원칙적으로 2 nm보다 작은 구조의 이미지를 생성할 수 있습니다.
이 실험에서 우리는 PyXL을 사용하여 인터커넥트의 각 레이어를 가상으로 벗겨내어 그들이 형성하는 회로를 드러냅니다. 초기 테스트로 우리는 실리콘에 가장 가까운 인터커넥트 레이어에 대한 설계 파일에 작은 결함을 삽입했습니다. 이 버전의 레이어를 칩의 PyXL 재구성과 비교했을 때 결함이 즉시 명백했습니다.
ptychographic X-ray laminography라고 하는 새로운 버전의 X-ray 기술은 가장 작은 구조까지 손상시키지 않고 전체 칩의 상호 연결 구조를 밝힐 수 있습니다. . 이 기술을 사용하면 설계 파일과 제조된 파일[bottom] 간의 불일치(의도적)를 쉽게 발견할 수 있었습니다.
하지만 해상도를 높이면 더 오래 걸립니다. 우리가 구축한 하드웨어는 최고 해상도에서 최대 1.2 x 1.2cm 영역을 완전히 스캔할 수 있지만 그렇게 하는 것은 비현실적입니다. 관심 영역을 확대하면 시간을 더 잘 활용할 수 있습니다. 초기 실험에서 한 면이 0.3mm인 칩의 정사각형 부분에 대한 저해상도(500nm) 스캔을 획득하는 데 30시간이 걸렸습니다. 폭이 40μm에 불과한 칩의 훨씬 작은 부분을 고해상도(19nm) 스캔하는 데 60시간이 걸렸습니다.
이미징 속도는 근본적으로 SLS에서 사용할 수 있는 X선 플럭스에 의해 제한됩니다. 그러나 다른 시설은 더 높은 X선 플럭스를 자랑하며 생성된 광자의 수, 빔의 면적 및 확산 속도의 조합인 X선 소스 “광채”를 높이는 방법이 연구 중입니다. 예를 들어, 스웨덴 Lund에 있는 MAX IV 연구소는 광도를 100배 높일 수 있는 방법을 개척했습니다. 새로운 X선 광학 장치를 사용하면 100배 또는 2000배의 추가 크기를 얻을 수 있습니다. 이러한 개선 사항을 결합하면 언젠가는 총 플럭스가 10,000배 증가해야 합니다.
이 더 높은 플럭스로 우리는 19nm 분해능을 얻는 데 걸리는 시간보다 짧은 시간에 2nm 분해능을 달성할 수 있어야 합니다. 우리 시스템은 30시간 이내에 250nm 분해능에서 Apple M1 프로세서 크기와 같은 1제곱센티미터 집적 회로를 조사할 수도 있습니다.
이미징 속도와 해상도를 높이는 다른 방법이 있습니다. 프로브 빔을 안정화하고 IC의 설계 규칙과 너무 많은 X선 노출로 인해 발생할 수 있는 변형을 설명하기 위해 알고리즘을 개선합니다.
구리 상호 연결 기술이 한계에 다다랐기 때문에 물질을 식별하는 것이 특히 중요할 수 있습니다. 최신 CMOS 회로에서 구리 인터커넥트는 전자이동에 취약하며, 전류는 구리 원자를 정렬에서 벗어나 구조에 보이드를 유발할 수 있습니다. 이에 대응하기 위해 인터커넥트가 차단재로 덮여 있습니다. 그러나 이러한 피복은 너무 두꺼워서 구리를 위한 공간을 거의 남기지 않아 인터커넥트가 너무 저항력이 강해집니다. 그래서 코발트와 루테늄과 같은 대체 물질이 연구되고 있습니다. 문제의 인터커넥트가 매우 미세하기 때문에 이를 구별하려면 10nm 미만의 해상도에 도달해야 합니다.
우리가 거기에 도달할 것이라고 생각할 이유가 있습니다. 하드웨어와 웻웨어(두뇌)의 “커넥톰”에 PXCT 및 PyXL을 적용하는 것은 전 세계 연구원들이 새롭고 업그레이드된 X선 소스의 구성을 지원하기 위해 만든 핵심 주장 중 하나입니다. 그 동안 캘리포니아와 스위스에 있는 연구소에서는 더 나은 하드웨어와 소프트웨어를 개발하기 위한 작업이 계속되고 있습니다. 따라서 머지 않아 새 CPU가 의심스럽거나 경쟁 제품이 궁금하다면 내부 작동을 살펴보고 모든 것이 실제로 제자리에 있는지 확인할 수 있습니다.
이 기사는 2022년 5월호에 “The Naked Chip”으로 실렸습니다.
RSS - Posts
